Схема четырехразрядного параллельного вычитателя

схема четырехразрядного параллельного вычитателя
Наиболее известны для данной схемы названия: элемент “сумма по модулю 2” и элемент “исключающее ИЛИ”. Схема (рис. 1) имеет два входа а и b для двух слагаемых и один выход S для суммы. Затем должен быть сформирован и усилен сигнал ошибки, и этот сигнал должен быть снова оцифрован. В результате описанных действий время преобразования входного аналогового сигнала возрастает, по крайней мере, в четыре раза. Пирамидальные дешифраторы отличаются от линейных использованием только двухвходовых конъюнкторов вне зависимости от разрядности дешифрируемого числа, а коэффициент разветвления ЛЭ входного регистра и всех логических элементов дешифратора также равен двум. Чтобы представить отрицательное двоичное число в обратном коде, надо поставить в знаковый разряд 1, а во всех остальных разрядах прямого кода заменить единицы нулями, а нули – единицами, т.е. проинвертировать число.


Рассмотрим, как работает четырёх разрядный универсальный регистр сдвига К155ИР1 (аналог — SN7495N). Вот его внутреннее устройство. Таким образом, выполнение операции вычитания методом суммирования требует дополнительных затрат времени и снижает быстродействие вычислительных средств. Регистр сдвига это устройство, состоящее из нескольких последовательно соединённых триггеров, число которых определяет разрядность регистра. Входы мультиплексора подразделяются на информационные Д0, Д 1, ., Дn-1 и управляющие (адресные) А0 , А1, ., Аk-1. Обычно 2k = n, где k и n – число адресных и информационных входов соответственно.

Прежде чем мы сможем сформировать на выходе восьмиразрядный двоичный код, необходимо чтобы сигнал был преобразован в цифровую форму первым АЦП, снова преобразован в аналоговую форму цифро-аналоговым преобразователем. Шифратор — Комбинационное устройство, преобразующее управляющий сигнал на одном из входов в соответствующий двоичный код. Так как операция Е в выражении (9) коммутативна (переменные можно менять местами), то следует, что три входа полного двоичного сумматора абсолютно равноправны и на любой из них можно подавать любую входную переменную. Синхровход при динамическом управлении может быть прямым или инверсным. Алгебра логики предполагает возможность образования сложных функций, т.е. функций, аргументы которых являются функциями других двоичных аргументов. Эта частота совпадает с частотой дискретизации входного аналогового сигнала.

Похожие записи: